DEVELOPMENT OF MODEL AND STRUCTURE OF CONTROL DEVICES WITH PARALLEL ARCHITECTURE
ID елемента: 22617
2026/05/05
Цитування
eNUPPIR (). DEVELOPMENT OF MODEL AND STRUCTURE OF CONTROL DEVICES WITH PARALLEL ARCHITECTURE. https://enuppir.politeh.duckdns.org/item/22617
eNUPPIR. "DEVELOPMENT OF MODEL AND STRUCTURE OF CONTROL DEVICES WITH PARALLEL ARCHITECTURE." Web. . <https://enuppir.politeh.duckdns.org/item/22617>.
eNUPPIR. "DEVELOPMENT OF MODEL AND STRUCTURE OF CONTROL DEVICES WITH PARALLEL ARCHITECTURE." Accessed . https://enuppir.politeh.duckdns.org/item/22617.
Скопійовано в буфер обміну
Властивості
Назва
Англійська
DEVELOPMENT OF MODEL AND STRUCTURE OF CONTROL DEVICES WITH PARALLEL ARCHITECTURE
Російська
.
Українська
РОЗВИТОК МОДЕЛІ ТА СТРУКТУРИ КЕРУЮЧИХ ПРИСТРОЇВ З ПАРАЛЕЛЬНОЮ АРХІТЕКТУРОЮ
Опис
Англійська
Topicality. Over the past decade, not much attention has been devoted to the development and improvement of information technology of parallel logic control based on parallel FPGA controllers. At the same time, recent studies have shown that the improvement of this technology, the introduction of new functionality into its composition, will allow to significantly expand the scope of its application not only for the control of objects of critical application, but also for the construction of control systems for ordinary industrial objects. objects One such improvement that greatly expands the functionality of parallel FPGA controllers is the introduction of internal timers and counters. The purpose of this work is to improve the mathematical model and architecture of the parallel action programmable logic controller and expand its functionality by introducing programmed timers into its composition. Conclusion. According to the results of the conducted research, the structure of an improved logical control automaton of parallel action was synthesized, in which the possibility of implementing programmable timers was added. The elements of the mathematical model of LKA PD have been improved, it has been shown how the introduction of additional internal variables affects the implementation of the main mathematical dependencies that determine its functioning. On the basis of the proposed structure and elements of the mathematical model, it becomes possible to build an improved functioning algorithm and an HDL model for the physical implementation of a FPGA controller of parallel action.
Російська
63-66
Українська
Актуальність. За останнє десятиліття питанням розвитку і вдосконалення інформаційної технології паралельного логічного керування на базі ПЛІС-контролерів паралельної дії було присвячено не дуже багато уваги. У той же час в останніх дослідженнях було показано, що вдосконалення цієї технології, уведення до її складу нового функціоналу, дозволить значно розширити сфери її застосування не тільки для керування об’єктами критичного застосування, але і для побудови систем керування звичайними промисловими об’єктами. Одним із таких вдосконалень, що значно розширює функціонал ПЛІС-контролерів паралельної дії є уведення внутрішніх таймерів і лічильників. Метою даної роботи є вдосконалення математичної моделі і архітектури програмованого логічного контролера паралельної дії і розширення його функціональних можливостей, шляхом уведення до його складу програмованих таймерів. Висновок. За результатами проведених досліджень синтезовано структуру вдосконаленого логічного керуючого автомату паралельної дії, у якому додано можливість реалізації програмованих таймерів. Вдосконалено елементи математичної моделі ЛКА ПД, показано яким чином уведення додаткових внутрішніх змінних впливає на реалізацію основних математичних залежностей, що визначають його функціонування. На базі пропонованої структури і елементів математичної моделі з’являється можливість побудови вдосконаленого алгоритму функціонування і HDL-моделі для фізичної реалізації ПЛІС-контролера паралельної дії.
Автор
Українська
Bovchaliuk, Stanislav
Українська
Kolomoets, Borys
Українська
Kolomoets, Vladyslav
Українська
Garashchenko, Yaroslav
Тематика
Англійська
technology of parallel logic control
Англійська
programmable logic controller of parallel action
Англійська
FPGA controller
Англійська
internal programmable timer
Російська
14
Українська
технологія паралельного логічного керування
Українська
програмований логічний контролер паралельної дії
Українська
ПЛІС-контролер
Українська
внутрішній програмований таймер
Видавництво
Українська
Національний університет «Полтавська політехніка імені Юрія Кондратюка»
Тип
info:eu-repo/semantics/article
info:eu-repo/semantics/publishedVersion
Українська
Рецензована Стаття
Формат
application/pdf
Ідентифікатор
https://journals.nupp.edu.ua/sunz/article/view/3353
10.26906/SUNZ.2024.2.064
Джерело
Англійська
Control, Navigation and Communication Systems. Academic Journal; Vol. 2 No. 76 (2024): Control, Navigation and Communication Systems; 64-66
Російська
Системы управления, навигации и связи. Сборник научных трудов; Том 2 № 76 (2024): Системи управління, навігації та зв’язку; 64-66
Українська
Системи управління, навігації та зв’язку. Збірник наукових праць; Том 2 № 76 (2024): Системи управління, навігації та зв’язку; 64-66
2073-7394
10.26906/SUNZ.2024.2
2024. №2 (76)
Мова
uk
Відношення
https://journals.nupp.edu.ua/sunz/article/view/3353/2775
Права
Українська
Авторське право (c) 2024 Stanislav Bovchaliuk, Borys Kolomoets, Vladyslav Kolomoets, Yaroslav Garashchenko
Інформація про метадані
Створено
2026-5-5 12:56
Остання зміна
2026-5-5 12:56
ID елемента
#22617